pg直营网-pg网赌游戏 >关于创龙 > 新闻资讯 > 技术文章
联系pg直营网
contact us公司总机:020-8998-6280
技术热线:020-3893-9437
技术邮箱:support@tronlong.com
销售邮箱:sales@tronlong.com
fpga的hls案例开发|基于kintex-7、zynq-7045_7100开发板
2021/02/19
fpga的hls案例开发|基于kintex-pg直营网
本文基于创龙科技tlk7-evm开发板,是一款基于xilinx kintex-7系列fpga设计的高端评估板,由核心板和评估底板组成。核心板经过专业的pcb layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
评估板接口资源丰富,引出fmc、sfp 、pcie、sata、hdmi等接口,方便用户快速进行产品方案评估与技术预研。
图1 tlk7-evm评估板
开发案例主要包括:
l cameralink、sdi、hdmi、pal视频输入/输出案例
l 高速ad(ad9613)采集 高速da(ad9706)输出案例
l ad9361软件无线电案例
l udp(10g)光口通信案例
l udp(1g)光口通信案例
l aurora光口通信案例
l pcie通信案例
l 案例源码、产品资料(用户手册、核心板硬件资料、产品规格书):site.tronlong.com/pfdownload
本文主要介绍hls案例的使用说明,适用开发环境:windows 7/10 64bit、xilinx vivado 2017.4、xilinx vivadohls 2017.4、xilinx sdk 2017.4。
xilinx vivado hls(high-level synthesis,高层次综合)工具支持将c、c 等语言转化成硬件描述语言,同时支持基于opencl等框架对xilinx可编程逻辑器件进行开发,可加速算法开发的进程,缩短产品上市时间。
hls基本开发流程如下:
(1) hls工程新建/工程导入
(2) 编译与仿真
(3) 综合
(4) ip核封装
(5) ip核测试
hls案例位于产品资料“4-软件资料\demo\fpga-hls-demos\”目录下,案例目录详细说明如下表。
表1
hls_ip_demo |
bin |
ip核测试程序可执行文件 |
|
project |
ip核测试程序vivado工程 |
||
vivado_hls |
ip_package |
ip核 |
|
poject |
solution1 |
仿真方案 |
|
src |
hls工程源码 |
||
test_bench |
hls工程仿真程序或测试文件 |
||
vivado_hls.app |
hls工程文件 |
hls详细开发说明可参考产品资料“6-开发参考资料\xilinx官方参考文档\”目录下的《ug871-vivado-high-level-synthesis-tutorial.pdf》和《ug902-vivado-high-level-synthesis.pdf》。
hls工程导入
双击桌面如下图标打开xilinx vivado hls 2017.4,并在弹出的界面中点击“open project”选择案例“vivado_hls\project\”目录,然后点击“确定”导入hls工程。
图2
图3
图4
亦可新建hls工程,并使用c/c 等语言进行程序编写。
编译和仿真c代码
仿真程序位于工程的test_bench目录下,用于验证src目录下的hls工程源码。
导入hls工程后,点击(run c simulation)进行编译与仿真。
图5
弹出如下界面,勾选“launch debugger”,并点击ok。
图6
编译完成后即可全速或单步运行仿真代码。
图7
综合
本小节演示将c/c 等程序综合成为rtl设计,并生成综合报告。
点击界面右上角synthesis返回至工程界面,然后点击进行综合。
图8
图9
综合完成后,报表文件将自动打开。
图10
通过报表文件可查看本设计的时延、资源占用等信息。
图11
ip核封装
综合完成后,点击生成ip核。
图12
图13
图14
运行完成后,将会在案例“vivado_hls\project\solution1\impl\ip\”目录下生成ip核。
图15
图16
ip核测试
进入案例“hls_ip_demo\project\”的ip核测试程序vivado工程目录,双击.xpr文件打开工程,工程默认已添加待测试的ip核。
图17
如需自行导入ip核,请参考如下步骤。
(1) 请点击“ip catalog -> user repository -> add ip to repository…”,在弹出的界面中选择ip核后点击ok。
图18
图19
(2) 右击“user repository”后点击“refresh repository”,即可看到添加的ip核。
图20
图21
(3) 如需添加vivado自带的ip核,点击“open block design”,在弹出的界面中点击,并选择所需ip核将其导入工程。
图22
图23
点击vivado界面左侧的“generate bitstream”选项,在弹出的界面中点击ok进行ip核测试程序vivado工程编译。
图24
图25
编译完成后,将会在工程“led_flash.runs\impl_1\”目录下生成.bit和.bin格式可执行文件。
图26
请参考基于vivado的fpga程序加载与固化手册加载.bit格式可执行文件,即可看到评估底板的led2进行闪烁。
图27